行业观察｜突破速度‑保真度两难：PSE‑CZ 方案为超导量子计算打开新边界

8 月 7 日，来自本源量子与中国科学技术大学的联合团队对外公布一项关键技术突破：团队提出参数空间扩展受控相位门（PSE‑CZ）方案，破解长期困扰超导量子计算的两比特门 “速度与保真度相互制约” 核心难题，可在高速操作条件下维持量子门高运算精度，相关研究成果刊发于国际顶级物理期刊《物理评论快报》，全部实验验证工作在国产自主超导量子计算机 “本源悟空” 完成。更值得关注的是，这套控制方案并非仅局限于超导体系，理论与实验层面均可迁移至离子阱、固态自旋等多条主流量子计算技术路线，具备跨平台通用价值。

在 NISQ（含噪声中等规模量子）时代，两比特纠缠量子门是量子计算的核心操作单元，量子线路的运算深度、算法执行效率直接由两比特门的性能决定。行业长期面临一道绕不开的技术矛盾：想要量子门运行速度更快，脉冲短时畸变、时序偏移带来的泄漏误差、相位误差就会显著放大，保真度随之下降；如果追求更高保真度，则需要拉长门操作时间，而量子比特相干时间有限，慢门又会损耗系统算力上限，这就是业内公认的速度‑保真度权衡困境，也是制约更大规模量子芯片实用化的现实障碍。过往行业通行解法，大多依靠平滑脉冲波形、延长演化时间换取精度，本质上是以牺牲速度换取可靠性，无法从根源化解矛盾；部分数值优化手段又存在黑盒化、难以向不同硬件迁移落地的短板。

PSE‑CZ 方案的创新逻辑，是为量子门控制引入额外可调自由度，通过参数空间扩展，补偿短时脉冲畸变破坏的时间反射对称性，不增加门操作时长的前提下，同时抑制量子态泄漏与相位两类关键相干误差。基于 “本源悟空” 平台，研究团队完成 20 组两比特门对照测试，在 30‑40 纳秒极短门长下，PSE‑CZ 方案性能显著优于传统 CZ 门，将系统推向更接近硬件退相干极限的性能区间，证明高速与高精度可以同步实现。不同于很多仅适配特定芯片架构的专用优化算法，该方案属于控制逻辑层面的方法论创新，不绑定超导硬件底层，能够向离子阱、固态自旋等异质量子体系移植，这也意味着成果的辐射价值不止局限于本源量子自身设备，对国内多条量子技术路线都具备参考意义。

这项突破的价值，不只是一次论文层面的指标提升，更折射出国内量子计算研发范式正在发生的变化：从侧重芯片比特数量扩张，转向 “硬件‑控制‑算法” 全栈协同攻坚。

第一，它击中 NISQ 时代规模化拓展的核心痛点。当前国内外超导量子芯片比特数量持续走高，但门操作误差是限制线路深度的最大瓶颈。当量子线路层数持续加深，每一层两比特门的微小误差都会不断累积放大。传统方案下，快门就伴随高错误率，慢门又受限于比特相干时间，直接限制能跑通的算法复杂度。PSE‑CZ 方案跳出 “要么快、要么准” 二选一，在现有硬件相干能力的边界之内挖掘性能，不需要等待下一代量子比特材料实现革命性迭代，就可以在现有芯片上直接获得更优的门操作表现，对于现阶段量子芯片的实用化迭代，现实意义很强。

第二，跨平台适配特性，是这项成果区别于很多同类工作的亮点。全球量子计算多条路线并行发展，超导、离子阱、固态自旋各有优劣，但不同体系之间控制方案往往难以互通。很多技术优化高度绑定特定硬件工艺，换一套比特体系就要重新开发。PSE‑CZ 属于普适的量子门控制策略，而非针对某一款芯片的调参技巧。如果后续在离子阱、固态自旋平台完成充分验证，有望成为国内可以对外输出的一套通用量子操控方法论，而不仅仅服务单一产品线，有利于国内不同科研团队共享技术积累，降低各路线的研发试错成本。

第三，也要理性看待技术所处阶段：该成果解决的是两比特门层面的相干误差，并不代表彻底解决量子计算全部噪声难题。量子比特退相干、芯片制造缺陷、读取误差等依旧是现实约束。PSE‑CZ 优化的是控制波形带来的人为相干错误，硬件本身固有的噪声上限依然客观存在。从实验室的 20 对比特验证，到大芯片上数百比特阵列的稳定规模化部署，中间仍需要大量工程适配、标定、校准工作。实验室指标到大规模芯片的稳定复现，恰恰是量子计算落地最难跨越的工程鸿沟。

第四，放在国内产业视角来看，该成果实现于国产 “本源悟空” 整机之上，代表国内已经具备从理论方案提出、仿真推演，到在自研量子计算机完成完整实验闭环的能力。过去不少前沿量子控制算法，国内团队更多跟进复现海外提出的方案；而 PSE‑CZ 是本土团队提出新机理、本土硬件完成验证，再向多技术路线推广，是理论创新与国产硬件平台互相印证的典型案例。

放眼全球竞争，海外巨头也一直在攻坚高速高保真两比特门，但是大多还是走牺牲速度换保真，或是高度定制化硬件优化的路径。PSE‑CZ 提供了另一条思路：不单纯依赖材料、工艺升级，通过控制层算法创新，挤压现有硬件的性能上限。

总体来看，PSE‑CZ 方案是 NISQ 阶段一次非常务实的关键突破。它没有一步实现容错量子计算，但实实在在缓解了横亘在中等规模量子芯片面前的速度‑精度两难。后续这项技术能否真正释放价值，取决于两点：一是能否在更大比特阵列上稳定复现性能；二是跨平台移植的实际落地效果。如果工程层面打通，将直接提升现有量子硬件可运行线路的深度，加速量子模拟、组合优化等 NISQ 算法的实用化进程。

（全部技术事实来源为安徽省量子计算芯片重点实验室、本源量子公开资料及 PRL 期刊论文，以上行业观点为独立观察，不构成投资建议）